Full Subtractor

Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan (Remain) dan bit pinjamannya (borrow-out).  

 

 Full Subtractor

 

Tabel Kebenaran

PRATIKUM

SISTEM DIGITAL

Disusun Oleh :

SRI HANDOYO TRI PRASOJO

123090252

PLUG 6

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN”

YOGYAKARTA

2010

 

 

Rangkaian Full Adder

 

Skema Pengkabelan

  

Tabel Kebenaran

Full Adder

Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan - bilangan biner yang lebih dari satu bit. penjumlahan bilangan - bilangan biner sama halnya dengan penjumlahan bilangan desimal dimana hasil penjumlahan tersebut menjadi dua bagian, yaitu summary (sum) clan (carry), apabila hasil penjumlahan pada suatu tingkat atau kolom melebihi nilai maksimumnya maka output carry akan berada pada keadaan logika satu.

Bab 6 Pencacah

PRATIKUM

SISTEM DIGITAL

Disusun Oleh :

SRI HANDOYO TRI PRASOJO

123090252

PLUG 6

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN”

YOGYAKARTA

2010

PENCACAH

Pencacah/counter merupakan rangkaian logika pengurut. Pencacah mempunyai karakteristik penting yaitu jumlah hitungan maksimum (modulus pencacah), menghitung ke atas dan ke bawah, operasi asinkron atau sinkron dan bergerak bebas atau berhenti sendiri. Untuk menyusun rangkaian pencacah, digunakan flip-flop. Pencacah biasanya digunakan untuk menghitung banyaknya detak pulsa dalam waktu yang tersedia (pengukuran frekwensi), untuk membagi frekwensi, penyimpanan data, dapat digunakan penyimpanan data dan dapat juga digunakan dalam pengurutan alamat dalam beberapa rangkaian aritmatika. Counter pada umumnya menggunakan IC TTL tipe SN 7454 atau SN 7474. Dalam percobaan ini, akan digunakan counter dengan tipe SN 7490. gambar di bawah memperlihatkan konsep dasar dari sebuah counter yang mana output Q dari sebuah flip-flop dihubungkan kepada salah satu input J dan K pada flip-flop yang lain. Sebelum mulai mencacah, maka semua flip-flop harus direset terlebih dahulu, maka semua Q = 0, semua input J dan K juga menjadi = 0, kecuali flip-flop(1). Pada saat mulai mencacah semua input J dan K harus bernilai = 1.

Terdapat 2 jenis pencacah (counter), yaitu :  

Pencacah sinkron (synchronous counters), ( yang beroperasi serentak dengan pulsa clock) yang kadang – kadang disebut juga pencacah deret (series counters), atau pencacah jajar  

pencacah singkron terdiri 4 macam :

1. Pencacah maju sinkron yang berjalan terus

2. Pencacah maju sinkron yang dapat berhenti sendiri

3. Pencacah mundur sinkron

4. Pencacah maju dan mundur sinkron

 Pencacah tak sinkron (asynchronuous counters) ( yg beroperasi tidak serentak dengan pulsa clock )atau pencacah kerut (ripple counters)
Pencacah tak sinkron terdiri dari 4 macam yaitu: 
1.      Pencacah maju taksinkron yang berjalan terus (Free Running).
2.      Pencacah maju taksinkron yang dapat berhenti sendiri (Self Stopping).
3.      Pencacah mundur tak sinkron.
4.      Pencacah maju dan mundur tak sinkron (Up-down Counter). 

IC yang dipakai adalah IC 7476
Skema

Tabel kebenaran pencacah 0-15
IC 7476

 

Flip Flop

D FLIP FLOP

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

JK FLIP FLOP

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

MASTER SLAVE  FLIP FLOP

master-slave flip-flop yang dibangun dari dua flip-Flops. Satu sirkuit berfungsi sebagai master dan lainnya sebagai budak. Master flip-flop diaktifkan pada tepi positif dari jam pulse CP dan Slave tiba-tiba dinonaktifkan oleh inverter. 

 

GERBANG KOMBINASI

Dengan adanya kombinasi antar gerbang ini kita diharapkan dapat lebih mengerti dalam penguasaan logika input dan logika hasil output pada setiap gerbang yang nantinya akan dikombinasikan dengan gerbang-gerbang lain. Kombinasi antar gerbang yang kita pelajari dari macam-macam kombinasi gerbang logika yang nantinya akan berkolaborasi semacam dengan gerbang NOT, NAND , NOR, EX-OR, EX-NOR dan masih banyak lagi. 

Gerbang kombinasional merupakan pengkombinasian atau gabungan dari gerbang-gerbang dasar sehingga didapatkan sautu output yang kita inginkan.

Gerbang-gerbang dasar yang digunakan pada praktik ini yaitu gerbang AND, OR, NAND dan NOT.

Alat yang digunakan :

• IC 7408 (Logika AND)
• IC 7432 (Logika OR)
• IC 7400 (Logika NAND)
• IC 7404 (Logika NOT)

langkah percobaan kombinasi gerbang AND dan OR

 

skema pengkabelannya

 

 output yang dihasilkan

 

kombinasi kedua menggunaka empat gerbang kombinasi dari gerbang AND, OR, NAND dan NOT

 skema pengkabelannya

 

output yang dihasilkan

 

dengan kombinasi dari gerbang AND dan OR dengan output sebagai berikut :

 output yang dihasilkan

 skema pengkabelannya

 

 

Modul 2

PRATIKUM

SISTEM DIGITAL

Disusun Oleh :

SRI HANDOYO TRI PRASOJO

123090252

PLUG 6

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN”

YOGYAKARTA

2010

TUGAS

Soal:

Tabel Kebenaran:

A	B	C	D	E	F	G	H	I	J
0	0	0	0	1	1	1	1	1	0
0	0	0	1	1	1	0	1	0	1
0	0	1	0	1	0	1	1	1	0
0	0	1	1	1	0	1	1	1	0
0	1	0	0	1	1	1	1	1	0
0	1	0	1	1	1	0	1	0	1
0	1	1	0	1	0	1	1	1	0
0	1	1	1	1	0	1	1	1	0
1	0	0	0	1	1	1	1	1	0
1	0	0	1	1	1	0	1	0	1
1	0	1	0	1	0	1	1	1	0
1	0	1	1	1	0	1	1	1	0
1	1	0	0	0	1	1	0	0	1
1	1	0	1	0	1	0	0	0	1
1	1	1	0	0	0	1	0	0	1
1	1	1	1	0	0	1	0	0	1

Skema pengkabelan :

GERBANG PEMBANGUNAN UNIVERSAL

Gerbang pembangunan universal atau gerbang logika adalah suatu entitas dalam elektronika dan matematika Boolean yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logik.Gerbang NAND mempunyai dua atau lebih sinyal input serta sebuah sinyal keluaran. Keluaran NAND gate bernilai 1, apabila satu atau lebih dari sinyal input bernilai 0, dan keluaran NAND gate akan bernilai 0 apabila semua sinyal inputnya berada pada nilai 1.Gerbang pembangun universal itu bagian dari gerbang dasar logika dimana berisi gerbang AND, gerbang OR, gerbang NOT, gerbang NAND, gerbang NOR, gerbang EX-OR dan gerbang EX-NOR.

1. Gerbang AND

Dengan menggunakan gerabang NAND (menggunakan IC 7400 ) kita bisa membuat rangkaian dengan menghasilkan keluaran yaitu gerbang AND. IC 7408

Rangkaian percobaan gerbang AND :

Skema pengkabelan:

2. Gerbang OR : Gerbang OR dapat memiliki dua masukan atau lebih. Gerbang ini akan menghasilkan keluaran 0 hanya apabila semua masukannya sebesar 0.IC 7432

Rangkaian Gerbang Or

Skema Pengkabelan

3.Gerbang NOR : Gerbang NOR ekuivalen dengan NOT OR. Berlawanan dengan gerbang OR, keluaran sebesar 1 hanya akan terjadi apabila semua masukannya sebesar 0. Dan keluaran 0 akan terjadi apabila terdapat masukan yang bernilai 1. IC 7402

Rangkaian percobaan Gerbang NOR :

 Skema pengkabelan :

4.Gerbang EX-OR : Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 0, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 1.IC 7486

Rangkaian percobaan gerbang EX-OR : 

Skema pengkabelan :

5.Diagram EX-NOR : Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 1, sedangkan bila input A dan B  yang berbeda, maka output akan menjadi logika 0. IC 4077

 Rangkaian percobaan gerbang EX-NOR:

Skema pengkabelannya: